高精度のクロックでただリサンプリングしても元の信号にジッタがあれば信号のジッタ成分はリサンプル後の信号に伝送される。したがって本当の意味でジッタを減らすために大容量メモリにデータをバッファリングしてジッタ成分をアイソレートする必要がある。SV-192Sではバッファ方式であると記述されていない。なぜ音が良くなるのか？は疑問だ。
フタを開けて内部構成を調べてみた。
左側がデジタルI/Fはサンプルレートコンバータ基板だ。右側の基板がDACとアナログ、電源。
デジタル基板。
左上はTIのPCM2903。USBからS/PDIFへの変換を行う。データフォーマットは48kHz 16bitが最大のようだ。PCM2903の近くにUSB用の12MHzクロックがある。
中央上部のQFPはTIのSRC4792。サンプリングレートコンバータだ。SRC4792はTIのWebに仕様が公開されていないので詳細は不明であるが、SRC4192にS/PDIFが入ったものと推測する。
http://focus.tij.co.jp/jp/lit/ds/symlink/src4192.pdf
http://focus.tij.co.jp/jp/lit/ds/symlink/src4192.pdf
SRCがsrc4192と同等だと仮定するとSRCのクロックは128fs、256fs、512fsのどれかを使う。
ICの動作周波数を考えると128fsで使っている。実際基板上には176.4kHzの128倍の22.5MHzと192kHzの128倍の24.5MHzのクリスタルが載っているので128fsは間違いない。
外部クロックやS/PDIFから抽出するクロックは1fsなのでこれを128逓倍する必要がある。PLLとしてIDTのICS673M-01ILFを使用している。逓倍率を決める分周器は外付けで74HC393を使用している。
このPLLはジッタ特性がtyp 150ps p-p。キット屋の推奨するクロック源MC-3のジッタはmax 6ps rmsと非常によい。しかし折角高品質のクロックを使ってもPLLでジッタが一桁増えてしまうので勿体ない。
ちなみに一般的なAudioI/FのCS8416のクロックジッタはtyp 200ps rmsなのでIDTの3-4倍多い。PLLは入力のジッタが綺麗なほど正しい動作をするのでS/PDIFから再生したクロックをPLLで128倍すると逓倍後のクロックジッターはさらに増えるだろう。入力のジッタ周期とPLLのループフィルターの関係でジッタ抑圧できる可能性もあるが。もしSRC4792のS/PDIFデコーダがCS8416と同等と考えると信号からのクロックをPLLで逓倍するとジッタは500ps以上になる可能性もある。外部クロックを使用するほうがジッタ特性はかなり良さそうだ。
しかし折角のMC-3のジッタ特性を100%活かしきれていなくて勿体ない。外部クロックとして128fs出力を持ったものを使い、DAC内部ではクロックを逓倍せずに直接使用するほうが良いと思う。 さらにRAMによりデータをバッファリングすれば完璧だがこの値段のDACなので高望みはできない。
下はDACとアナログの基板。これに関しての感想は別途書こうと思う。
にほんブログ村
2 件のコメント:
こんばんは。初めまして、x103okayama と申します。
今夕、オヤイデのBNCケーブルが届きまして、MC-3を192kHzの設定で聴いていますが、驚きました。
今まで内蔵クロックでは176kHzがベストと感じていましたが、
SV-192Sは外部クロックで一大変身を遂げますね。
（tkmtet様のチップ解析からすると確かに？ですが）
低音の骨格感（しっかり感）が増して、音数が増え、歌の歌詞が心に刺さります。
印象が近かったのでコメントさせていただきました。
続きの感想、楽しみにしています。
http://www.salogic.com/home-select.files/home-103-sub.htm
x103okayamaさん
こんにちは。確かになぜ音が良くなるのか不思議ですね。でも音がいいのでOKです。ただもっと音が良くなる可能性があるのでそれを追求してみることも楽しいと思います。
Webを拝見させていただきました。音楽を集中して聞けそうな環境で羨ましいです。
SV-192Sのアナログ部の解析をしようと思っていますがデジタル部と違い基板のパターンを追わないとならないので時間がある時に見てみようと思います。
コメントを投稿